PLS Supporte Les FPGA Cyclone V Et Processeurs RISC-V
Support des RISC-V et Intel Cyclone V par l'atelier de PLS
Universal Debug Engine (UDE) offre le support de l'architecture RISC-V ouverte et sans licence et les SoC pour FPGA Cyclone V.
RISC-V est une architecture basée sur le principe du processeur (ISA) à jeu d’instructions réduit (RISC). Contrairement aux autres architectures, RISC-V est une ISA libre et ouverte grâce à la licence de Berkeley Software Distribution (BSD). Elle adresse un large éventail de domaines d’application. De plus, les fabricants de semi-conducteurs ont le choix de mettre en œuvre leur système sur puce (SoC) basé sur RISC-V en trois largeurs de mots, 32, 64 et 128 bits. En outre, on peut installer différents sous-ensembles du jeu d’instructions. Ceci offre par exemple, des fonctions spéciales pour les systèmes embarqués ou pour du calcul en nombres entiers.
Avantages pratiques d'UDE
L’environnement de développement intégré UDE va plus loin que le support du RISC V en applications 32- et 64-bit. Il offre une gamme étendue d’avantages pratiques. Par exemple, les compilateurs et assembleurs disponibles pour RISC-V utilisent deux conventions d’appel pour les noms de registre : la convention d’appel standard, où le nom de registre est préfixé par “x” ou “f”, et l’interface binaire d’application spécifique au processeur (psABI) avec des noms symboliques. Lors du débogage d’applications avec l’UDE, les deux conventions d’appel apparaissent.
UDE est épaulé par les émulateurs de la famille UAD
Le microcontrôleur haute performance E31 de SiFive est le premier vrai silicium supporté par l’UDE. Ce processeur met en œuvre le jeu d’instructions RV32IMAC (32 bits, support de la multiplication et de la division des nombres entiers, mode atomique et mode compressé). Pour une communication de débogage rapide et fiable via JTAG vers l’E31, les utilisateurs choisirons entre les trois émulateurs: UAD2pro, UAD2next et UAD3+. Comme le E31 suit la spécification Arm avec 10 broches pour l’implémentation de l’interface de débogage, l’adaptateur Universal Arm de PLS assure la connexion entre les émulateurs de la famille UAD et le E31. En outre, l’isolation galvanique de l’interface de débogage de l’UAD existe également en option. Enfin, UDE supporte d’autres processeurs mettant en œuvre l’architecture RISC-V. Il s’agit de la série GD32VF103 de GigaDevice et le système multicœur sur puce (SoC) GAP8 de Seeed.
Une solution de debug pour les SoC des FPGA Cyclone V
De plus, avec les trois variantes Cyclone V SE, SX et ST d’Intel, l’UDE supporte une autre famille de FPGA. En tant que “système sur puce” (SoC), tous ces dispositifs offrent un processeur intégré en dur. Il s’agit d’un Arm Cortex-A9 à un ou deux cœurs. Ainsi, ce système combine la flexibilité de la logique programmable d’un FPGA avec les performances et l’écosystème des processeurs Arm. Les FPGA Cyclone V minimisent la consommation d’énergie. Grâce à l’abondance de blocs de propriété intellectuelle (PI) disponibles, les clients peuvent adapter le SoC à un large éventail d’applications: dans les domaines de l’industrie, du sans fil, de la radiodiffusion et de l’électronique grand public…
Pourquoi UDE est si puissant
L’UDE prend en charge le débogage des applications avec des options de visualisation complètes, entre autres. Dans la pratique, le support étendue des variantes à double cœur est particulièrement conviviale. Par exemple, les deux cœurs sont contrôlés dans une seule session et dans une seule instance commune de débogage. En outre, les développeurs bénéficient également d’autres fonctions de débogage multi-coeurs très efficaces. Exemple : le contrôle d’exécution multi-coeurs pour l’arrêt et le démarrage synchrones. Les points d’arrêt multi-coeurs qui peuvent être utilisés dans un code partagé.
Pour en savoir plus
Vous pouvez visiter nos pages sur les émulateurs UAD de PLS . Mais aussi en savoir plus sur UDE sur le site de PLS
PLS a également annoncé le support par UDE et ses émulateurs UAD des MCU de NXP S32S247 et i.MX RT.
