Analyseur Logique PGY-LA-EMBD

1GHz, UART, SPI, I²C, 16 canaux

Logo Prodigy Technovations

Le PGY-LA-EMBD est un analyseur logique permettant de déboguer les problèmes de synchronisation et d’analyser en simultané les protocoles d’interfaces I2C, SPI et UART dans les systèmes embarqués. Ceci permet aux concepteurs de déboguer rapidement les problèmes au niveau des circuits et des systèmes.

L’analyseur  logique PGY-LA-EMBD capture des données en asynchrone (timing) à 1Géchantillons/Seconde. Et il assure aussi   une capture de données synchrones (état) à 100MHz, ce qui en fait un outil de débogage idéal pour résoudre les problèmes de conception numérique. Désormais, les concepteurs peuvent maintenant facilement analyser les problèmes de temps d’établissement et de maintien, de glitches et les activités synchrones, en plus d’analyser les problèmes liés aux protocoles.

Logic Analyzer from Prodigy

Caractéristiques:

  • 10 ou 16 canaux d’analyse logique et décodage de protocole. 
  • 1GS/Sec  d’échantillonnage (Asynchrone)
  • 100MHz en analyse d’états (Synchrone) 
  • Analyse de Protocole Simultané UART, SPI et I2C.
  • Modes de déclenchement: Auto, Pattern, Protocol (UART, SPI and I2C) et timing (impulsion, largeur, retard).
  • Enregistrement en continu des données sur longue durée  de l’analyseur vers le PC par interface  USB3.
  • Interface utilisateur innovante et simple.
  • Analyse d’ Erreurs sur les paquets de protocole.
  • Fournit des diagrammes temporels, formes d’onde, listings et traces de protocole.
  • Capacité de filtrage détaillée pour les données du protocole. 
  • Rapports  en formats PDF et  CSV.
  • programmation par API.
Ecran type analyseur logique

Les concepteurs des systèmes embarqués actuels doivent collecter des données provenant de plusieurs interfaces telles que I2C, SPI et UART et les traiter pour obtenir des performances optimales. De plus, les équipes de conception embarquée doivent effectuer des mesures  pour atteindre les objectifs visés par le produit. Le PGY-LA-EMBD décode simultanément les bus I2C, SPI et UART et affiche l’activité du protocole avec les informations d’horodatage. L’ analyseur logique PGY-LA-EMBD est un instrument idéal pour déboguer les problèmes d’intégration du matériel et du logiciel embarqué et optimiser les performances du logiciel.

Une configuration facile

Configuration PGY-LA-EMBDLes utilisateurs peuvent facilement configurer l’analyseur logique en sélectionnant le mode Analyse logique (LA) ou Analyse de protocole (PA) ou un mode combiné (LA+PA). Cela garantit un moyen rapide et facile de configurer le produit. Et permet d’examiner les problèmes complexes au niveau du système, soit en analyse logique (analyse d’état, analyse de synchronisation), soit en décodage de protocole, soit les deux. La fonction de sauvegarde et de rappel permet aux concepteurs de rappeler les détails de leur configuration personnalisée.

Plusieurs visualisations

PGY_LA-EMBD logic analyzerLes vues multiples fournissent la visualisation complète nécessaire de l’état, du timing et de l’activité protocole de toutes les interfaces supportées. Ainsi, les utilisateurs peuvent facilement configurer l’analyseur pour afficher des vues de synchronisation, de logique et de décodage de protocole afin de faciliter la compréhension des observations. L’utilisateur peut définir différentes conditions de déclenchement à partir du menu de configuration pour capturer l’activité de synchronisation et de protocole lors d’événements spécifiques. Les résultats décodés peuvent être visualisés dans la fenêtre de listage du timing, de la logique et du protocole avec une corrélation automatique. Cette vue complète des informations en fait le meilleur outil de l’industrie, offrant une solution facile à utiliser pour déboguer l’activité de protocole des interfaces embarquées. Et aussi d’analyser les problèmes de timing. Les curseurs multiples aident les concepteurs à examiner en détail les performances de leur design.

Possibilités puissantes pour les déclenchements

Le PGY-LA-EMBD prend en charge les  déclenchement  en automatique, sur patterne. Mais aussi sur  un évènement de  protocole ou de synchronisation. Les utilisateurs peuvent déclencher sur n’importe quel paquet de protocole. Le déclenchement complet offre la souplesse nécessaire pour surveiller différentes conditions.

Génération de rapports

Le rapport peut être généré au format PDF ou CSV avec les détails de toutes les informations sur le signal, les tracés et les détails personnalisés comme le nom de l’entreprise, le logo, le nom du testeur, la date et l’heure, afin que les concepteurs puissent documenter tous les détails et partager le rapport.

Spécifications

Nombre de Voies

16 canaux max.

Vitesse ( mode synchrone)

100MHz ( capture synchrone)

Vitesse en mode Timing

Jusqu'à 1Ge/s (capture asynchrone)

Nombre de canaux d'état supportés max.

2, déclenchables sur front montant ou descendant

Longueur d'enregistrement

Streaming continu sur le disque du PC hôte

Support niveau de tension

0 à 5V avec seuil logique définissable

Vue en listing

liste toutes les valeurs à leur point d'échantillonnage.

Affichage de signaux

Trace de signaux avec diagrammes de bus configurables

Trigger Analyseur logique

Patterne, Impulsion avec trigger, Retard

Décodages de protocole supportés

I2C, SPI UART, I3C, SPMI et RFFE

Décodage en simultané I²C, SPI, UART

oui, en reliant les bus I2C, SPI, UART à l'analyseur logique. Capture les données des bus et les affiche en vue temporelle corrélée avec la vue des signaux correspondants.

Vue Protocole et vue Temporelle ( PA+LA)

Affiche les données décodées du protocole avec un taux d'échantillonnage élevé et la forme d'onde en même temps.

Programmation API

permet l'automatisation de l'utilisation par programmes en Python et C++

Types de connecteurs

Sondes volantes avec 16 clips de test Micro-Grabber ( accessoire en option)

Trigger externe

Sortie Trigger en SMA

Marqueurs

Six, avec information de différence entre 2 marqueurs

Vues

Vue Timing, Listage Forme d'onde/Logique/etat. Vue Protocole, Vue diagramme du bus pour afficher les paquets du protocole avec le timing - par Défaut ( trigger su n'importe quel paquet )

Trigger sur protocole

Pattern Trigger Protocol Aware Trigger- UART: Start bit, Parity Bit, Data SPI: MOSI Data, MISO data I2C: START bit, Address, Data, Address plus Data, ACK, NACK, Repeated START, STOP bit Timing Parameter Trigger: Pulse width (Positive or Negative Edge) Delay Trigger

Durée de capture

Enregistrement en continu sur HDD/SSD du PC

Rapports

Génération de rapports en PDF ou CSV

Connectivité à l'hôte

USB 3.0

Dimensions

115mmx90mmx25mm

Poids

300g

Plus d'information
Plus d’informations sur ce produit sur le site du fabricant  Prodigy Technovations
Voir également:
-Les logiciels de décodage I2C/SPI compatibles oscilloscopes Tektronix